基于Xilinx FPGA構建水深遞歸神經(jīng)網(wǎng)絡語法建模。
可編程語義(Prologis)是由標準化積體電路造成的。語義機能是根據(jù)使用者對裝置的編譯器來確認的。使用者可自行將字符裝置編譯器到Prologis之中。經(jīng)過多年的轉型,可編程語義元件已經(jīng)從20世紀末70中期的可編程語義元件元件(Prologis)轉型到目前具有數(shù)千萬門的現(xiàn)場可編程元件語義(FPGA)。隨著AI分析的飛速發(fā)展,F(xiàn)PGA并行性已在一些高實時性的神經(jīng)網(wǎng)絡測量使命之中獲得運用。由于在FPGA之上構建浮點數(shù)會損耗大量的硬件資源,盡管定點數(shù)的精確度龐大,透過為有所不同的運用選取適當?shù)淖珠L精確度,仍然可確保發(fā)散,而且速率比浮點數(shù)更慢,損耗的自然資源更少,已經(jīng)使其淪為硬件AI和機器人研習運用的完美選取。?
全新的事實是英國伯明翰大學半導體、電機和系統(tǒng)工程系的郝玉峰(元音)和史蒂文奎格利(元音)最近的一篇文章。這篇文章題目為“在Xilinx FPGA之上的水深遞歸神經(jīng)網(wǎng)絡語法建模的構建”敘述了采用Java軟件設計師語法順利地構建和培訓一個靶水深迭代因特網(wǎng)(DRNN)。多維數(shù)組的Theano數(shù)學庫和架構?;贘ava的開源源代碼的PYNQ研發(fā)自然環(huán)境。Digilent PYNQ-Z1開發(fā)板使用Xilinx Zynq Z-7020片片之上裝置處理器。Zynq-7000系列搭載雙核ARM Cortex-A9CPU和28nm Artix-7或Kintex-7可編程語義。將處理器、Media和ASSP集成在一塊處理器之上,具備關鍵性研究和硬件加速技能以及結合脈沖機能,出色的性價比和最小的設計師機動性也是其特征之一。采用Python DRNN硬件加速變換(Xilinx提交的硬件庫,采用Python API在CPU語義和操作系統(tǒng)之中建立相連并互換資料),兩名同事將此設計師用于NLP(自然語言處理)應用程序處置客運量達了20 GOPS(每秒10億次),比早期的基于FPGA的構建糟糕2.75 -70.5倍。
本文的小部份情節(jié)探討了自然語言處理(NLP)和LM(Language Modeling),后者牽涉機器人譯本、語法搜尋、語法標示和語法辨識然之后探討了透過Vivado HLS開發(fā)工具和Verilog語言構建DRNLMCPU高能,該方法可為PYNQ研發(fā)自然環(huán)境制備訂制的CPU遮蔽。由此造成的高能包括五個步驟成分(模塊),并能在此應用程序之中獲取20GOPS的資料客運量。下列是設計師框圖:。
DRNN高能的框圖。
Vivado Design Suite為之下一代超高效的C/C++和基于TCP的設計師獲取了一種全新方式。使用了一套全新的超快速高效的設計師方式,使用者可構建10—15倍的效能提高。Vivado HLS擁護ISE和Vivado設計師自然環(huán)境,并可通過將C、C++和SystemC規(guī)范結合到Xilinx可編程元件之中來加快TCP的設立,而無需設立CBS建模。
這篇文章包括了很多詳盡的技術細節(jié),但這句臺詞歸納了這篇伊藤的基本原理:“更關鍵的是,我們展現(xiàn)了應用程序的操作系統(tǒng)和CPU協(xié)作設計師和模擬步驟的行業(yè)的神經(jīng)網(wǎng)絡”.考量到PY NQ—Z1研發(fā)板售價為229美元,這個觀點是完全正確的。?
?主打產(chǎn)品系列:ACAP、 FPGA 、 3D IC SoC、MPSoC、 RFSoC 、SPARTAN-KINTEX系列、VIRTEX-ZYNQ系列
?應用領域:醫(yī)療電子 通訊/網(wǎng)絡 工業(yè)/自動化
?相關品牌:Xilinx?Xinnova Technology?XFAB?XPT?XP power?Xtaltq technologies?Xeltek?Xsens?XMOS?xysemi